vivado封装verilog源文件 6年前 (2018-06-28) 阅读 14,039 次 评论 6 条 应用笔记 新建工程与普通工程一致。 在tools->project setting下,选择synthesis,并且在More Option下输入-no_iobuf。如下图所示。 设置后进行综合。... verilog, vivado
svn repository移植 6年前 (2018-06-18) 阅读 4,312 次 评论 0 条 软件应用 由于工作交接,得到了一些svn开发的repository文件,但是交接时并没有给出具体的账号与密码,但又要用这个东西,所以想通过visualsvn将这个代码... SVN, visualsvn
word主控文档多人子文档编辑 6年前 (2018-06-17) 阅读 4,525 次 评论 0 条 软件应用 用word编辑文档(如标书),需要多人协同编辑(每人完成文档的一部分),而最终形成的文档包含很多附录图片,文件很大,保存一次需要较长的时间... word
vivado联合modelsim仿真 6年前 (2017-11-08) 阅读 6,000 次 评论 2 条 软件应用 一直都听说通过modelsim仿真,只是vivado也带仿真功能,而以前仿真的也比较简单,所以基本就用vivado自带的仿真工具仿真。但最近仿真的多了,还... modelsim, vivado
安装modelsim SE 64bit 10.2c 6年前 (2017-11-01) 阅读 4,378 次 评论 3 条 软件应用 前面就是运行modelsim-win64-10.2c-se.exe,进行安装,下面是安装过程中的截图。 我安装的为64bit版本,所以在Win64目录下,找到mgls64.d... modelsim
vivado version control string 6年前 (2017-10-29) 阅读 3,402 次 评论 3 条 应用笔记 在以前写的vivado下FPGA的version control实现中,尽管生成了版本号的字符信息,并且存储到ROM中,基本实现了自动控制版本号,但一直觉得有个小... tcl, vivado
xilinx原语IOBUF的应用 7年前 (2017-03-09) 阅读 6,966 次 评论 0 条 应用笔记 IOBUF可将I端口的输入连通到IO端口,并且通过O端口输出到FPGA内部,对于串行数据接口即形成loopback测试通路。 上图为串口逻辑的数据与转换为并... xilinx
seed xds560plus仿真器烧写Flash的奇葩问题 7年前 (2017-03-02) 阅读 2,744 次 评论 0 条 软件应用 这次出差遇到点问题,听奇葩的。在ccs6下通过seed xds560plus仿真器烧写Flash中的程序。烧写程序通过读取PC上的.bin文件,写入Flash中。每次运行... seed