在ZC702中使用zynq 7020 PL部分AXI lite接口(一)

2016-03-14 22:20 阅读 1,138 次 评论 0 条

注意本日志采用vivado版本为2015.1版

在vivado中选择选择菜单“Tools”-》“Create and Package IP”,如下图所示

image

然后选择“Create new AXI4 peripheral”

image

然后点击“Next”后,可以看到IP的名称、版本与存储的位置。

image

点击“Nex”后,可以选择

· Master or Slave

· Interface type – Lite, Streaming, or Burst

· Bus width 32 or 64 bit

· Memory size

· Number of Registers

如下图所示

image

我们选择“ AXI4-L ite interface”并且配置4个寄存器,可以通过地址访问寄存器,并且可以通过寄存器控制PL部分的设计。

“Next”后保持默认设置,然后点击完成。

image

创建了外设后,需要在vivado设计中连接使用。通过“Add IP”,在选择中输入“myip”就可以看见刚才新建的ip了。

image

由于使用了AXI接口,在zynq的设置中增加“M AXI GP0 interface”被选择,如下图所示。

image

出现如下图所示界面,在图中花圈区域选择“Run Connection Automation”,自动连接各模块。

image

连接完成后的界面

image

在“Address Editor”中,可以查看myip对应的地址,如下图所示。

image

然后生成bit文件。

版权声明:本文著作权归原作者所有,欢迎分享本文,谢谢支持!
转载请注明:在ZC702中使用zynq 7020 PL部分AXI lite接口(一) | 起点博客
分类:应用笔记 标签:, , , , ,

发表评论


表情