在ZC702中使用zynq 7020 PL部分AXI lite接口(二)

2016-03-17 22:38 阅读 1,499 次 评论 4 条

在上一日志中写的生成bit文件,这里接着上一日志,在vivado中“File”-》“Export”,将bit文件导出,注意选择“Include bit stream”,将bit文件导出,然后启动SDK。如下图所示。

image

添加生成ip的文件到SDK的Repositories中。

image

在BSP Setting中可以看到myip的信息,如下图所示。

如果已经生成了BSP,需要重新生成BSP包。

然后在BSP工程下include文件夹中,找到xparameters.h文件,可以看到myip的相关定义,如下图所示。

image

然后在BSP Settings中设置myip的Driver为myip,而不是通用“generic”。

image

确认后,SDK可能会重新生成BSP。可以再BSP工程下,看到myip的测试源码,如下图。

image

在myip相关的三个文件中,在myip.h文件中,定义了IO地址操作的宏定义映射。并在myip_selftest.c中调用,进行寄存器写入、读出的测试。

在hello word工程中增加,myip寄存器的测试代码,如下

image

运行后,从串口输出检测结果如下

image

到此myip模块的功能添加完毕,但是我们并没有写一句代码,所以现在myip并不能实现任何功能,只是连通了PS/PL部分,具体的myip功能还需自己编写代码实现,将在下一日志中说明。

版权声明:本文著作权归原作者所有,欢迎分享本文,谢谢支持!
转载请注明:在ZC702中使用zynq 7020 PL部分AXI lite接口(二) | 起点博客
分类:应用笔记 标签:, , ,

发表评论


表情

  1. themebetter
    themebetter 【农民】

    沙发!技术文,必须赞一个。

  2. will
    will【站长】

    记录自己折腾的过程

  3. lys
    lys 【农民】

    你好,我看你写的有点懵懂 ,我有个课程设计与你的研究类似,可否留个邮箱或者联系方式讨论下?

  4. will
    will【站长】

    欢迎讨论will#xinzero.com